검색 본문 바로가기 회사정보 바로가기

> 산업 > 전기전자

반도체 미세화 한계?…"3D 등 신기술로 극복 가능"

7나노 부터 필요한 첨단장비 EUV 개발도 낙관

(서울=뉴스1) 장은지 기자 | 2017-02-08 14:43 송고

홍성주 SK하이닉스 미래기술원장(부사장)이 8일 서울 삼성동 코엑스에서 개최된 '세미콘코리아 2017' 에서 기조연설을 하고 있다. (세미콘 코리아 제공)© News1

SK하이닉스가 반도체 미세화의 한계에 대한 낙관론을 내놓았다.

홍성주 SK하이닉스 미래기술원장(부사장)은 8일 서울 삼성동 코엑스에서 개최된 '세미콘코리아 2017' 기조연설에서 "다들 어렵다고 생각하는 미세화(Scaling)를 계속 이끌어갈 수 있다는 낙관적 견해를 가져본다"고 말했다.

홍 부사장은 서울대 물리학과 출신으로 하이닉스 반도체연구소 소자그룹장, 연구소장, D램개발본부장을 역임한 SK하이닉스 내 최고 기술 전문가다.

홍 부사장은 "극한의 미세화가 진행되고 있고 곧 한계에 도달하는 것 아니냐는 우려들을 하지만 연구개발(R&D)를 통해 더욱 과학적인 접근과 공정친화적 장비 개발 등으로 한계를 극복해야 한다"고 강조했다.

반도체 기술력의 상징이었던 미세화(Scaling) 공정이 2021년이면 한계를 맞아 중단된다는 업계 전망까지 나온 상황이다. 공정 중단을 부르는 요소는 기술만이 아니다.

반도체회로를 구성하는 트랜지스터 소자의 선폭(gate length, 게이트폭)을 줄이는 '미세화'는 그동안 업계의 지상과제였다. 트랜지스터에서 게이트는 말 그대로 전류의 흐름을 조절하는 문 역할을 하는데, 문의 폭을 줄일수록 전자의 이동량이 많아져 회로의 동작속도가 빨라지는것을 의미한다.

그러나 10나노(nm)급 이하의 극미세 공정에서는, 트랜지스터의 크기를 미세화 하더라도, 소자간 간격이 좁아지면서 소자간 연결을 위한 메탈의 저항 (RC delay) 이 커지고, 발열문제도 발생했다. 천문학적 비용을 투입해 반도체 미세화를 더 진행한다고 해서 혁신적 기능 향상을 담보할 수 없는 단계에 다다른 것이다.

홍 부사장은 미세화의 한계를 극복하려면 더욱 정교한 공정과 장비 개발이 필수라고 강조했다.

그는 "패턴이 작아지면서 공정 진행과정에서 생기는 작은 변화가 디바이스 특성에 많은 영향을 주게 된다"며 "정밀하게 컨트롤해주는 장비들이 필요하고, 멀티패터닝에서 흔히 보이는 인접패턴간 로딩 차이를 조정해주는 장비도 개발돼야 한다"고 강조했다. 상대적으로 수율이 떨어지는 웨이퍼의 '엣지'의 생산성을 올리는 공정기술 개발과 빅데이터를 활용한 생산성 확대도 필요하다.

홍 부사장은 "빅데이터를 활용해 생산성을 늘리는 접근을 해나가야 한다"며 "앞으로는 더 과학적 접근이 필요하다"고 강조했다.

7나노부터 반드시 필요한 EUV(극자외선 노광장비) 개발에 대한 회의론도 일축했다. EUV는 반도체 공정에 필요한 핵심장비다. 홍 부사장은 "EUV는 굉장히 어려운 장비고  EUV가 불가능한것 아니냐는 걱정이 많았지만 지난 2년간 많은 진보가 있었고 주요 회사들이 EUV를 양산에 쓰기로 결정했다"고 했다.

삼성전자는 EUV를 7나노 공정에 활용하기로 했다. 인텔과 TSMC, 글로벌파운드리 등 반도체 주요업체들도 7나노에서 EUV를 사용할 계획이다.

벨기에 반도체 연구기관인 IMEC의 룩 반덴 호브 최고경영자(CEO)가 8일 서울 삼성동 코엑스에서 개최된 '세미콘코리아 2017' 기조연설을 하고 있다. (세미콘 코리아 제공)© News1


벨기에 반도체 연구기관인 IMEC의 룩 반덴 호브 최고경영자(CEO) 역시 '미세화'가 반드시 계속돼야 한다고 목소리를 높였다.

그는 기조연설에서 "한가지 확실한 것은 반드시 '무어의법칙'이 지속될 수 있도록 기술의 방향을 바꿔야 한다는 것"이라며 "미세화를 계속할 수 있는 솔루션이 있다고 확신한다"고 말했다.

그는 "현재 메인스트림인 핀펫(FinFET)기술을 넘어 나노와이어, 적층구조를 적용한 버티컬 나노와이어 등을 통해 미세화 로드맵이 3나노, 2.5나노, 1.8나노까지 진전될 수 있다"며 3차원 디자인이 필연적임을 강조했다. 윗면-앞면-뒷면 등 총 3면을 트랜지스터의 게이트로 쓰는 '핀펫' 이후로는 게이트의 아랫면까지 모두 쓰는 4차원 방식의 'GAA (Gate-All-Around)' 구조로 등장할 예정이다.

그는 3차원 적층기술을 통해 미세화의 한계를 돌파해야 한다고 강조하면서 다만 2차원 기존 기술은 혁신 속도가 떨어질 수밖에 없다고 전망했다. 

이어 "미세화 한계를 돌파하려면 EUV가 반드시 필요하고 험난한 여정이었지만 EUV 기술이 진전을 이루고 있다"고 했다. 10나노급 반도체는 기존 노광기술(ArF)로는 넘기 어려울 것으로 여겨져 왔지만, 삼성은 그동안 다양한 방식의 멀티플 패터닝기술을 적용해 '마의 벽'을 넘어왔다.

반도체 주요기업들은 7나노부터는 EUV를 쓰지 않는 것이 불가능하다고 판단, 일부 주요 패턴에 EUV를 쓰기로 했다. 삼성전자의 경우 기존 멀티패터닝 공정과 EUV 공정을 패턴의 미세화 정도에 따라 선택적으로 적용하는 '투트랙 전략' 을 쓰기로 했다. 수많은 반도체 회로 패턴 중 EUV 를 꼭 적용해야할 필요가 있는 극미세 패턴이 있는 레이어를 전략적으로 잘 선택하는 것이 중요한 변수가 될 것으로 보인다.


seeit@


▶ 놓치면 후회! 최신 만화 보기 / 2017년 나의 운세 보기