세계 1위 반도체 파운드리 기업인 대만 TSMC가 세계 최초로 시스템반도체 3나노미터(nm) 공정 개발에 돌입했다. 삼성전자 등 경쟁사를 상대로 선제공격을 가한 셈이다.

TSMC는 궁극적으로 1나노 공정을 목표로 한다고 밝혔다. 1나노는 10억분의 1m로 성인 머리카락 굵기의 10만분의 1에 해당한다.11일 대만 현지언론에 따르면 마크 리우 TSMC 최고경영자(CEO)는 최근 3차원 적층구조를 적용한 3나노 공정 개발에 들어간다고 밝혔다. 3나노 개발에는 300~400명의 연구인력이 투입됐다.

삼성전자의 경우 10나노 공정을 이용한 시스템반도체 생산을 앞두고 있으며, 현재 7나노 선행개발에 한창이다. 반도체연구소에서는 5나노 공정 연구에 착수한 상태다. 

TSMC가 3나노 공정 개발에 나선 것은 일종의 선언으로 보인다. 3나노 공정 개발을 먼저 발표해 삼성전자에 비해 앞서가고 있다는 신호를 글로벌 반도체업계에 주고자 한 전략이다. 삼성전자는 세계 1위 반도체 위탁생산업체 TSMC에 '애플'을 뺏긴 후 절치부심하고 있다. 퀄컴이 최대고객으로 남아있긴 하지만 애플 없이 매출확대는 힘들다.

삼성전자는 미국 퀄컴의 14나노 스냅드래곤 820칩과 삼성전자 자체 AP인 엑시노스칩 등을 주로 생산하고 있다. 퀄컴의 10나노 스냅드래곤830은 올 연말 생산 예정이다.

반도체업계 관계자는 "TSMC가 '무어의법칙'의 한계를 돌파하기 위해 세계 첫 3나노 개발을 선언하면서 삼성전자 등 반도체 파운드리업체들의 고민이 깊어질 것"이라며 "삼성전자 내부에서도 3나노 공정에 대한 논의가 빨라질 것으로 보인다"고 밝혔다.

삼성전자가 업계 최초로 고성능·저전력 14나노 핀펫 공정을 기반으로 모뎀과 커넥티비티 기능을 통합한 저가형 모바일 애플리케이션 프로세서(AP) '엑시노스 7570'의 양산을 시작했다고 30일 밝혔다. (삼성전자 제공) 2016.8.30/뉴스1 © News1 추연화 기자

다만 3나노 공정 개발의 성공 가능성은 불투명하다. 반도체 기술력의 상징이었던 미세화(Scaling) 공정이 2021년이면 한계를 맞아 중단된다는 업계 전망까지 나온 상황이다. 공정 중단을 부르는 요소는 기술만이 아니다.

반도체회로를 구성하는 트랜지스터 소자의 선폭(gate length, 게이트폭)을 줄이는 '미세화'는 그동안 업계의 지상과제였다. 트랜지스터에서 게이트는 말 그대로 전류의 흐름을 조절하는 문 역할을 하는데, 문의 폭을 줄일수록 전자의 이동량이 많아져 회로의 동작속도가 빨라지는것을 의미한다. 그러나 10나노급 이하의 극미세 공정에서는, 트랜지스터의 크기를 미세화 하더라도, 소자간 간격이 좁아지면서 소자간 연결을 위한 메탈의 저항 (RC delay) 이 커지고, 발열문제도 발생했다. 천문학적 비용을 투입해 반도체 미세화를 더 진행한다고 해서 혁신적 기능 향상을 담보할 수 없는 단계에 다다른 것이다.

기술이 어려워지고 문제가 많아지며 투자비용도 천문학적으로 늘었다. 경제성이 변수로 부상한 것이다. 시스템 반도체에서 삼성전자와 대만 TSMC가 파운드리(위탁생산)에서 7나노 연구개발에 돌입한 상황이지만 과연 그것이 천문학적인 투입 비용 대비 얼마나 경제성을 가질 수 있느냐에 대해서 회의적인 시각이 많다.

반도체업계 관계자는 "반도체 공룡들의 경쟁이 워낙 치열하다보니 어느순간부터 회사에서 차세대 공정을 선점했다는 이미지를 주기 위해 7나노 5나노 3나노 등 각 회사별로 내부 전략에따라 유리하게 이름을 붙이는 추세"라며 "모바일 AP안에 들어가는 S램의 셀 사이즈와 로직 블록 칩사이즈 등을 전 세대와 일대일로 비교해봐야 기술우위가 정확히 가려질 것"이라고 강조했다.


seeit@